NG集团：超薄Chiplet封装 vs 传统COG：手机显示驱动IC代际变革

1. 封装厚度与基板工艺：从COG到Chiplet的结构差异

传统COG（Chip on Glass）封装技术长期主导手机显示驱动IC（DDIC）。以NG集团的旗舰机型为例，COG驱动芯片厚度通常在0.35mm-0.45mm，依赖于玻璃基板上的导电金球（ACF）或各向异性导电胶贴合。典型型号如Novatek NT51609，采用COG工艺时，芯片尺寸约15mm×3mm，但受限于金球间距（40μm-60μm）和芯片边缘走线，导致驱动IC区域占屏体边缘约3.5mm宽。

超薄Chiplet封装则采用硅桥（Silicon Bridge）或RDL（Redistribution Layer）中介层，将驱动IC拆分为逻辑控制与高压驱动两个独立裸片（Die）。2023年台积电CoWoS-L工艺中，Chiplet封装厚度可压缩至0.12mm-0.18mm。以NG集团的150μm级显示驱动方案为例，中介层厚度仅50μm，使用微凸点（μBump）间距30μm，配合底部填充胶（UF）形成复合结构，最终厚度较COG减薄约65%。

2. 电气性能与信号完整性对比：关键数据与实测案例

COG封装中的长走线（平均15mm-25mm）导致RC延迟高达2.5ns-3.0ns，在FHD+分辨率（2400×1080）下，驱动IC的MIPI D-PHY 1.2接口（1.5Gbps/lane）易因串扰产生30%误码率上升。相反，Chiplet封装通过缩短die间互连距离至1mm-5mm，将RC延迟降至0.8ns-1.2ns。

案例： 联咏科技（Novatek）的NT68884驱动IC，基于Chiplet架构（逻辑die: 28nm eNVM, 高压die: 55nm），实测在1.8V电源下，数据通道眼图张开幅度从COG的380mV提升至510mV，抖动减少至45ps。功率损耗方面，采用动态电压缩放（DVS）后，Chiplet驱动IC在60Hz刷新率下功耗降低至78mW（COG为112mW）。

• COG信号劣势： 长线寄生电容（约3.2pF/cm）导致功耗增加
• Chiplet优势： 微凸点互连寄生电容仅0.15pF，支持更高频率（如MIPI D-PHY 2.0的2.5Gbps）

3. 制造工艺与良率权衡：Chiplet的挑战与突破

COG制程简单：玻璃基板钻通孔（TGV）后，通过ACF贴合芯片即可。以友达光电（AUO）6代线为例，COG良率稳定在97.2%，但每颗COG驱动IC需占用约3.0mm×20mm区域，导致屏体边框较宽。

Chiplet封装需额外两步：1）中介层制备（RDL或硅通孔TSV）；2）裸片倒装键合（Die-to-Wafer）与填充。2024年，NG集团在6.7英寸OLED屏测试线上验证Chiplet方案，初期良率仅82%，主要失效模式为μBump焊点开裂（占不良率35%）。引入Nitto Denko的UF材料（高CTE匹配）后，温度循环测试（-40℃-125℃）下焊点寿命从500次提升至1500次，良率逐步爬升至91%。

• COG制程步骤： 金球涂布 → IC对位贴合 → 热压固化 → 电气测试（3步）
• Chiplet制程步骤： 中介层制造 → 裸片分选 → 倒装键合 → 底部填充 → 二次测试（5步）

4. 成本与封装面积经济性：10微米级差异的产业影响

以百万颗产量为基准，COG驱动IC单颗成本约0.38美元（含ACF材料费0.05美元）。Chiplet方案当前成本约为0.52美元，主要增加在中介层制造（0.10美元）和额外测试（0.04美元）。但封装面积可减少40%-50%：COG驱动IC区域为5.6mm²（14mm×0.4mm），Chiplet通过堆叠逻辑与高压die（如英集芯IP6563案例），面积降至2.7mm²（8mm×0.34mm），从而允许屏体边框收窄至1.5mm以下。

在窄边框OLED屏幕（如三星Display的E6基板）中，Chiplet方案可节省16%的屏体边缘空间，转换为每百万片面板节省约3.2万美元的背光/封装基板成本。代工厂日月光（ASE）的FoCoS（Fan-out Chip on Substrate）技术已实现Chiplet DDIC单颗成本降至0.45美元（2024年Q3报价），预计到2025年将低于COG。

5. 量产落地与未来兼容性：当前节点与演进路径

2024年Q2，联发科与Synaptics联合发布的Cleartek系列驱动IC已全面采用Chiplet架构，在小米14 Ultra工程机中实测屏占比从93.2%提升至95.8%。而COG仍主导中低端机型（如红米K系列），因其供应链成熟且维修成本低。

未来趋势：

• COG降级边缘化： 随着MicroLED（像素间距<50μm）采用，COG将因走线密度不足被淘汰
• Chiplet标准化： UCIe 1.0规范（2023年发布）推动显示驱动芯粒互连接口统一，2025年Mobile DRAM与DDIC Co-packaged方案将面市
• 风险点： 热膨胀系数兼容性（Si vs 玻璃CTE差异约3ppm/℃）仍需改进